

Prova scritta di Fondamenti di Elettronica

9 settembre 2016 parte digitale


Nome:Cognome:Matricola:

Punti Assegnati:/...../...../...../.....=

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.35	-0.35
$\beta' [\mu A/V^2]$	400	200
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.18	0.18
$C_{OX} [fF/\mu m^2]$	20	20
$C_{GSO} [fF/\mu m]$	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.



Con riferimento allo schema sopra, in cui i transistori 1,2, 3 e 4 sono ad area minima ($S=1$ sia per n che per p) ed in cui $C_L=50fF$, si risponda ai seguenti quesiti:

- 1) (5 punti) Si indichi la funzione logica implementata.
- 2) (5 punti) Si determini il dimensionamento del transistore 8 affinché il tempo di pre-scarica del nodo F sia pari a 150ps.
- 3) (8 punti) Si scelga di dimensionare i transistori 5,6 e 7 con lo stesso dimensionamento S_X e si determini il valore S_X che minimizza il ritardo complessivo della porta nel caso peggiore durante la fase di valutazione.
- 4) (5 punti) Si determini il ritardo della porta per ogni configurazione degli ingressi in fase di valutazione e la durata della fase di pre-carica del nodo X1.
- 5) (7 punti) Si calcoli la potenza dinamica dissipata su C_L quando la porta lavora ad una frequenza di clock di 100MHz con ingressi A, B e C incorrelati tra loro e con probabilità del 50% di essere a '1'.